Smanjivanje šuma u digitalnim slikama upotrebom sklopova FPGA

Šporčić, Dino

prikaz prve stranice dokumenta Smanjivanje šuma u digitalnim slikama upotrebom sklopova FPGA

Rad nije dostupan

diplomski rad

Smanjivanje šuma u digitalnim slikama upotrebom sklopova FPGA

2017. urn:nbn:hr:168:860721

Šporčić, Dino

Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

APA 6th Edition

Šporčić, D. (2017). Smanjivanje šuma u digitalnim slikama upotrebom sklopova FPGA (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:860721

MLA 8th Edition

Šporčić, Dino. "Smanjivanje šuma u digitalnim slikama upotrebom sklopova FPGA." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2017. https://urn.nsk.hr/urn:nbn:hr:168:860721

Chicago 17th Edition

Harvard

Šporčić, D. (2017). 'Smanjivanje šuma u digitalnim slikama upotrebom sklopova FPGA', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 21.04.2024., https://urn.nsk.hr/urn:nbn:hr:168:860721

Vancouver

Šporčić D. Smanjivanje šuma u digitalnim slikama upotrebom sklopova FPGA [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2017 [pristupljeno 21.04.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:860721

IEEE

D. Šporčić, "Smanjivanje šuma u digitalnim slikama upotrebom sklopova FPGA", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2017. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:860721

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:860721

Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.

Podaci o radu

Naslov	Smanjivanje šuma u digitalnim slikama upotrebom sklopova FPGA
Naslov (engleski)	Noise Reduction in Digital Images with FPGA Devices
Autor	Dino Šporčić
Mentor	Mario Cifrek (mentor)
Član povjerenstva	Mario Cifrek (predsjednik povjerenstva)
Član povjerenstva	Igor Krois (član povjerenstva)
Član povjerenstva	Željka Lučev Vasić (član povjerenstva)
Ustanova koja je dodijelila akademski / stručni stupanj	Sveučilište u Zagrebu Fakultet elektrotehnike i računarstva Zagreb
Datum i država obrane	2017-07-05, Hrvatska
Znanstveno / umjetničko područje, polje i grana	TEHNIČKE ZNANOSTI Računarstvo
Sažetak	Brza obrada digitalne slike zahtjeva korištenje tehnologije koja može što veću količinu podataka obraditi u što kraćem vremenu. Paralelna obrada velike količine podataka je ono što povezuje obradu digitalne slike i FPGA sklopova. Za kvalitetnu obradu slike potrebno je imati što kvalitetniju sliku. Smanjivanje šuma je jedan od faktora poboljšanja kvalitete slike. U ovom radu opisan je jedan takav algoritma implementiran u VHDL-u. Algoritam se temelji na usmjerenom zaglađivanju FIR filtrom uz smjer odabran tako da čuva bridove. Bridovi se detektiraju uporabom Sobelovih operatora. Simulacija takve metode smanjivanja šuma provedena je u programskom jeziku Python. Kada je simulacija počela davati dobre rezultate, algoritam je implementiran u jeziku VHDL u tehnološki neovisnom formatu (RTL). Implementirana komponenta radi s formatom YCbCr (4:4:4) u preciznosti od 8 do 12 bita, a smanjivanje šuma provodi se samo nad luminantnom komponentom. Za svaku implementaciju davane su kvalitativne usporedbe slika s uklanjanjem šuma i bez njega. Komponenta je sintetiziran i implementiran na Lattice FPGA sklopu uz utrošak od samo 5 množila i 22 blok RAM memorije.
Sažetak (engleski)	Fast processing of a digital image requires the use of technology that can handle as much data as possible in the shortest possible time. Parallel processing of large amounts of data is what connects the processing of digital images and FPGA devices. For high quality image processing, it is necessary to have a picture in highest quality as possible. Reducing noise is one of the factors for improving image quality. This paper describes one such algorithm implemented in VHDL. The algorithm is based on directional smoothing with a FIR filter along the direction chosen to keep the edges. Edges are detected using Sobel operators. Simulation of such noise reduction method was done in the Python programming language. When the simulation started to provide good results, the algorithm was implemented in VHDL in technologically independent format (RTL). The implemented component works with YCbCr format (4: 4: 4) in 8 to 12 bit precision, and noise reduction is performed only over the luminance component. For each implementation, qualitative comparison of image with and without noise removal was provided. The component was synthesized and implemented on the Lattice FPGA device with a consumption of only 5 multiplier and 22 block RAMs.
Ključne riječi
Ključne riječi (engleski)
Jezik	hrvatski
URN:NBN	urn:nbn:hr:168:860721
Studijski program	Naziv: Računarstvo Vrsta studija: sveučilišni Stupanj studija: diplomski Akademski / stručni naziv: magistar/magistra inženjer/inženjerka računarstva (mag.ing.comp.)
Vrsta resursa	Tekst
Način izrade datoteke	Izvorno digitalna
Prava pristupa	Zatvoreni pristup
Uvjeti korištenja
Javna napomena
Datum i vrijeme pohrane	2019-03-14 01:23:44