prikaz prve stranice dokumenta Projektiranje djelila za primjenu u necjelobrojnim sintetizatorima frekvencija
Rad nije dostupan
završni rad
Projektiranje djelila za primjenu u necjelobrojnim sintetizatorima frekvencija
2021. urn:nbn:hr:168:259177
Jakovac, Fran
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

Jakovac, F. (2021). Projektiranje djelila za primjenu u necjelobrojnim sintetizatorima frekvencija (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:259177

Jakovac, Fran. "Projektiranje djelila za primjenu u necjelobrojnim sintetizatorima frekvencija." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2021. https://urn.nsk.hr/urn:nbn:hr:168:259177

Jakovac, Fran. "Projektiranje djelila za primjenu u necjelobrojnim sintetizatorima frekvencija." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2021. https://urn.nsk.hr/urn:nbn:hr:168:259177

Jakovac, F. (2021). 'Projektiranje djelila za primjenu u necjelobrojnim sintetizatorima frekvencija', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 04.05.2024., https://urn.nsk.hr/urn:nbn:hr:168:259177

Jakovac F. Projektiranje djelila za primjenu u necjelobrojnim sintetizatorima frekvencija [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2021 [pristupljeno 04.05.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:259177

F. Jakovac, "Projektiranje djelila za primjenu u necjelobrojnim sintetizatorima frekvencija", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2021. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:259177

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:259177
Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.
Podaci o radu
NaslovProjektiranje djelila za primjenu u necjelobrojnim sintetizatorima frekvencija
Naslov (engleski)Design of dividers for application in fractional frequency synthesizers
AutorFran Jakovac
MentorMarko Koričić (mentor)
Član povjerenstvaMarko Koričić (predsjednik povjerenstva)
Član povjerenstvaJosip Žilak (član povjerenstva)
Član povjerenstvaŽeljko Osrečki (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2021-02-15, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Elektrotehnika
Sažetak
U ovome radu projektirana su djelila za primjenu u necjlobrojnim sintetizatorima frekvencija. Detaljno su objašnjena ograničenja cjelobrojnih sintetizatora te su projektirani blokovi za realizaciju necjlobrojnih sintetizatora frekvencija. Projektirani su djelitelji frekvencije s dvostrukim iznosom dijeljenja i sigma delta modulator za upravljanje djelilom odnosno za određivanje necjelobrojne vrijednosti djelitelja. Pokazano je kako ovakva izvedba oblikuje prijenosne karakteristike za kvantizacijski šum, ali ne uklanja frakcijske tonove za što je potrebno primijeniti dithering tehniku. Cijeli sustav testiran je korištenjem modela PLL-a koji je razvijen u Simulinku te je napravljena usporedba sa sustavom koji za upravljanje djelila koristi jednostavno brojilo. U Verilog programskom jeziku opisani su digitalni blokovi djelila s dvostrukim djeliteljem 8/9 te sigma delta modulatora čime je napravljena priprema za sintezu sklopovlja u silicij
Sažetak (engleski)
The theme of this BC thesis was design of dividers used for fractional frequency synthesizers. The limitations of integer synthesizers are explained in detail, and blocks for the realization of fractional frequency synthesizers are designed. Dual modulus dividers, and a sigma delta modulator have been designed. Sigma delta modulator was used to control the divider, ie to determine the non-integer value of the divider. It has been shown that this design shapes the transfer characteristics for quantization noise, but does not remove fractional tones for which a dithering technique is required. The entire system was tested using a PLL model developed in Simulink, and a comparison was made with a system that uses a simple binary counter to control the divider. Digital blocks of 8/9 dual modulus divider and a sigma delta modulator are described in Verilog, thus preparing for synthesis of hardware into silicon.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:259177
Studijski programNaziv: Elektrotehnika i informacijska tehnologija
Vrsta studija: sveučilišni
Stupanj studija: preddiplomski
Akademski / stručni naziv: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka elektrotehnike i informacijske tehnologije (univ. bacc. ing. el. techn. inf.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2023-01-13 15:08:00