prikaz prve stranice dokumenta Dizajn sustava za prepoznavanje gesti temeljenog na FPGA sklopu i procesorskoj jezgri
Rad nije dostupan
završni rad
Dizajn sustava za prepoznavanje gesti temeljenog na FPGA sklopu i procesorskoj jezgri
2020. urn:nbn:hr:168:223272
Furlan, Jan
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

Furlan, J. (2020). Dizajn sustava za prepoznavanje gesti temeljenog na FPGA sklopu i procesorskoj jezgri (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:223272

Furlan, Jan. "Dizajn sustava za prepoznavanje gesti temeljenog na FPGA sklopu i procesorskoj jezgri." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2020. https://urn.nsk.hr/urn:nbn:hr:168:223272

Furlan, Jan. "Dizajn sustava za prepoznavanje gesti temeljenog na FPGA sklopu i procesorskoj jezgri." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2020. https://urn.nsk.hr/urn:nbn:hr:168:223272

Furlan, J. (2020). 'Dizajn sustava za prepoznavanje gesti temeljenog na FPGA sklopu i procesorskoj jezgri', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 25.04.2024., https://urn.nsk.hr/urn:nbn:hr:168:223272

Furlan J. Dizajn sustava za prepoznavanje gesti temeljenog na FPGA sklopu i procesorskoj jezgri [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2020 [pristupljeno 25.04.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:223272

J. Furlan, "Dizajn sustava za prepoznavanje gesti temeljenog na FPGA sklopu i procesorskoj jezgri", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2020. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:223272

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:223272
Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.
Podaci o radu
NaslovDizajn sustava za prepoznavanje gesti temeljenog na FPGA sklopu i procesorskoj jezgri
Naslov (engleski)Design of a gesture recognition system based on FPGA and processor core
AutorJan Furlan
MentorAdrijan Barić (mentor)
Član povjerenstvaAdrijan Barić (predsjednik povjerenstva)
Član povjerenstvaJurica Kundrata (član povjerenstva)
Član povjerenstvaVladimir Čeperić (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2020-07-13, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Elektrotehnika
Sažetak
U ovom radu obrađena je tematika projektiranja sustava za prepoznavanje gesta temeljenog na FPGA sklopu i procesorskoj jezgri. Korišteni su Zybo-Z7-10 razvojna pločica i TMG3992 senzor gesta za koje su pomoću programskih paketa Vivado i Xilinx SDK stvoreni sklopovski dizajn za serijsku komunikaciju komponenti i programska podrška za očitavanje i obradu podataka. Rezultat rada sustava je ispis prepoznatih gesta na računalu putem serijskog sučelja. Dodatkom jednostavne Python skripte koja podatke o gestama pretvara u pritiske tipkovnice omogućeno je praktično i pouzdano upravljanje osobnim računalom te je zaokružen koncept sučelja za kontrolu uređaja bez fizičkog dodira.
Sažetak (engleski)
This paper deals with the design of a system for hands-free gesture sensing based on an FPGA and a processor core. A TMG3992 gesture sensor and a Zybo-Z7-10 development board are used for the system. The hardware was designed and programmed using the Vivado design suite and the software was made using the Xilinx SDK. The system displays the sensed gestures on a PC through a serial interface. A simple Python script running on a PC then translates this data into keyboard presses. This creates a practical and reliable hands-free interface for human-computer interaction.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:223272
Studijski programNaziv: Elektrotehnika i informacijska tehnologija
Vrsta studija: sveučilišni
Stupanj studija: preddiplomski
Akademski / stručni naziv: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka elektrotehnike i informacijske tehnologije (univ. bacc. ing. el. techn. inf.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2023-01-13 14:54:55