prikaz prve stranice dokumenta Akvizicija 1D signala sustavom sažimajućeg očitavanja
Rad nije dostupan
diplomski rad
Akvizicija 1D signala sustavom sažimajućeg očitavanja
2019. urn:nbn:hr:168:146226
Oštrić, Lucija
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

Oštrić, L. (2019). Akvizicija 1D signala sustavom sažimajućeg očitavanja (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:146226

Oštrić, Lucija. "Akvizicija 1D signala sustavom sažimajućeg očitavanja." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2019. https://urn.nsk.hr/urn:nbn:hr:168:146226

Oštrić, Lucija. "Akvizicija 1D signala sustavom sažimajućeg očitavanja." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2019. https://urn.nsk.hr/urn:nbn:hr:168:146226

Oštrić, L. (2019). 'Akvizicija 1D signala sustavom sažimajućeg očitavanja', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 21.04.2024., https://urn.nsk.hr/urn:nbn:hr:168:146226

Oštrić L. Akvizicija 1D signala sustavom sažimajućeg očitavanja [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2019 [pristupljeno 21.04.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:146226

L. Oštrić, "Akvizicija 1D signala sustavom sažimajućeg očitavanja", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2019. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:146226

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:146226
Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.
Podaci o radu
NaslovAkvizicija 1D signala sustavom sažimajućeg očitavanja
Naslov (engleski)Acquisition of 1D Signal Using Compressive Sensing System
AutorLucija Oštrić
MentorAna Sović Kržić (mentor)
Član povjerenstvaAna Sović Kržić (predsjednik povjerenstva)
Član povjerenstvaDamir Seršić (član povjerenstva)
Član povjerenstvaGoran Molnar (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2019-07-10, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Elektrotehnika
Sažetak
U ovom radu bit će opisan realizirani sustav sažimajućeg očitavanja korištenjem razvojnog sustava ZedBoard. Cilj je pokazati kako sustav može raditi sa signalima uzorkovanih puno manjom frekvencijom od Nyquistove. Sustav koristi vanjski šesterokanalni akvizicijski sklop, s kojim je povezan preko FMC konektora. Bit će opisana implementacija sustava u razvojnoj okolini Vivado Design Suite. Sustav ima ulogu osigurati akvizicijskom sklopu pristup mjernoj matrici te očitavanje izmjerenih podataka sa njegovih serijskih izlaza. Mjerna matrica realizirana je kao dvopristupna memorija: jedan pristup omogućuje procesoru upisivanje elemenata matrice, a drugi pristup omogućuje cirkularno čitanje i primjenu množitelja u akvizicijskom sustavu. Očitavanje podataka i privremena pohrana podataka vrši se razvijenim FPGA (engl. Field Programmable Gate Array) međusklopom koji koristi serijsko periferno sučelje (SPI, engl. Serial Peripheral Interface). Za potrebe testiranja bit će razvijen i pomoćni sustav zasnovan na ARM procesorskoj pločici uz korištenje SPI sučelja.
Sažetak (engleski)
In this paper, a synthesized reading system will be described using the ZedBoard development system. The aim is to show how the system can work with a much lower frequency than Nyquist's. The system uses an external six-channel acquisition circuit, which is connected via FMC connectors. It will describe the implementation of the system in the Vivado Design Suite development environment. The system has the role to access the acquisition approach to the metering matrix of reading the measured data with its serial exhibits. The measurement matrix is ​​realized as a two-core memory: one approach has enabled the processing of the input of the matrix elements, and the second approach enables the circular reading and application of multipliers in the acquisition system. Data readout and temporary data storage enable the development of a Field Programmable Gate Array (FPGA) interface that uses a serial peripheral interface (SPI). For testing purposes, an ARM processor based auxiliary system will be developed using the SPI interface.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:146226
Studijski programNaziv: Elektrotehnika i informacijska tehnologija
Vrsta studija: sveučilišni
Stupanj studija: diplomski
Akademski / stručni naziv: magistar/magistra inženjer/inženjerka elektrotehnike i informacijske tehnologije (mag. ing. el. techn. inf.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2020-01-07 20:52:55