Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA

Strižić, Luka

prikaz prve stranice dokumenta Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA

Rad nije dostupan

diplomski rad

Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA

2018. urn:nbn:hr:168:136621

Strižić, Luka

Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

APA 6th Edition

Strižić, L. (2018). Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:136621

MLA 8th Edition

Strižić, Luka. "Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2018. https://urn.nsk.hr/urn:nbn:hr:168:136621

Chicago 17th Edition

Harvard

Strižić, L. (2018). 'Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 15.04.2024., https://urn.nsk.hr/urn:nbn:hr:168:136621

Vancouver

Strižić L. Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2018 [pristupljeno 15.04.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:136621

IEEE

L. Strižić, "Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2018. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:136621

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:136621

Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.

Podaci o radu

Naslov	Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA
Naslov (engleski)	Deep Learning Accelerator for FPGA-Based Heterogeneous System with RISC-V Processor
Autor	Luka Strižić
Mentor	Josip Knezović (mentor)
Član povjerenstva	Josip Knezović (predsjednik povjerenstva)
Član povjerenstva	Hrvoje Mlinarić (član povjerenstva)
Član povjerenstva	Daniel Hofman (član povjerenstva)
Ustanova koja je dodijelila akademski / stručni stupanj	Sveučilište u Zagrebu Fakultet elektrotehnike i računarstva Zagreb
Datum i država obrane	2018-09-18, Hrvatska
Znanstveno / umjetničko područje, polje i grana	TEHNIČKE ZNANOSTI Računarstvo
Sažetak	Ovaj diplomski rad istražuje binariziranu implementaciju neuronske mreže na heterogenom računalnom sustavu koji je zasnovan na RISC-V instrukcijskom setu, zvanom PULPissimo, koristeći akcelerator množenja i zbrajanja, te uspoređuje njene performanse s dvije obične neuronske mreže, od kojih jedna koristi akcelerator, a druga ne. Mreže su učene na računalu viših performansi, te je samo unaprijedni prolaz implementiran na PULPissimu, kako bi se zadovoljio češći način korištenja neuronskih mreža. Unaprijedni prolaz nije imao koristi od akceleracije zbog dodatnih troškova postavljanja posla, sporog pristupa memoriji, neoptimirane implementacije i malene mreže, iako, binarizirano računanje je pokazalo očekivano poboljšanje performansi i korištenja memorije.
Sažetak (engleski)	This master thesis explores a binarized neural network implementation on a heterogenous, RISC-V based microcontroller, called PULPissimo, with the help of a multiply-and-accumulate accelerator, and compares its performance to two regular, non-binarized neural network implementations, one using the accelerator and the other not. Networks were trained on a more powerful computer and only the forward pass was implemented in PULPissimo to suit a common neural network use pattern. The forward pass did not benefit from using the accelerator, due to its setup overhead, memory access bottlenecks, a low-effort implementation, and the small network, however, the binarized computation did show expected performance and memory consumption improvements.
Ključne riječi
Ključne riječi (engleski)
Jezik	engleski
URN:NBN	urn:nbn:hr:168:136621
Studijski program	Naziv: Računarstvo Vrsta studija: sveučilišni Stupanj studija: diplomski Akademski / stručni naziv: magistar/magistra inženjer/inženjerka računarstva (mag.ing.comp.)
Vrsta resursa	Tekst
Način izrade datoteke	Izvorno digitalna
Prava pristupa	Zatvoreni pristup
Uvjeti korištenja
Javna napomena
Datum i vrijeme pohrane	2019-03-14 01:00:28