prikaz prve stranice dokumenta Implementacija mreže na čipu za povezivanje s AXI-uređajima
Rad nije dostupan
diplomski rad
Implementacija mreže na čipu za povezivanje s AXI-uređajima
2021. urn:nbn:hr:168:641625
Mrković, Luka
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

Mrković, L. (2021). Implementacija mreže na čipu za povezivanje s AXI-uređajima (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:641625

Mrković, Luka. "Implementacija mreže na čipu za povezivanje s AXI-uređajima." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2021. https://urn.nsk.hr/urn:nbn:hr:168:641625

Mrković, Luka. "Implementacija mreže na čipu za povezivanje s AXI-uređajima." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2021. https://urn.nsk.hr/urn:nbn:hr:168:641625

Mrković, L. (2021). 'Implementacija mreže na čipu za povezivanje s AXI-uređajima', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 13.04.2024., https://urn.nsk.hr/urn:nbn:hr:168:641625

Mrković L. Implementacija mreže na čipu za povezivanje s AXI-uređajima [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2021 [pristupljeno 13.04.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:641625

L. Mrković, "Implementacija mreže na čipu za povezivanje s AXI-uređajima", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2021. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:641625

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:641625
Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.
Podaci o radu
NaslovImplementacija mreže na čipu za povezivanje s AXI-uređajima
Naslov (engleski)Implementation of Network-on-Chip Connection to AXI Devices
AutorLuka Mrković
MentorDaniel Hofman (mentor)
Član povjerenstvaDaniel Hofman (predsjednik povjerenstva)
Član povjerenstvaDanko Basch (član povjerenstva)
Član povjerenstvaJosip Knezović (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2021-06-29, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Sažetak
Kao glavni cilj ovog rada razvijen je model usmjeritelja - glavnog gradivnog bloka mreže na čipu. Dodatno, razvijen je model AXI mrežnog adaptera namijenjenog spajanju AXI4-Lite IP jezgri s mrežom na čipu. Razvijeni usmjeritelj prilagođen je radu u mrežnoj topologiji homogene 2D rešetke. Radix usmjeritelja iznosi 4 + 1. Usmjeritelj implementira wormhole politiku prosljeđivanja, podržava varijabilan broj virtualnih kanala te kontrolu toka ostvaruje razmjenom kredita. Usmjeritelj djeluje u strogo definiranom četverotaktnom operativnom ciklusu, implementira više paralelnih protočnih struktura te flitove prosljeđuje brzinom jednog flita po operativnom ciklusu po vezi. Razvijeni AXI mrežni adapter omogućava spajanje AXI4-Lite IP jezgri u mrežu na čipu sastavljenu od razvijenih usmjeritelja. Sklopovlje razvijeno u sklopu ovog rada oblikovano je s ciljem pojednostavljenja testiranja do visokog stupnja uvjerenosti u ispravnost. Implementacije sklopovlja su robusne te ih je moguće efikasno sintetizirati i učitati na FPGA uređaj.
Sažetak (engleski)
As the main objective of this thesis, a model of a Network-on-Chip Router was developed. Additionally, a model of an AXI Network Adapter was developed to allow for the connection of AXI4-Lite IP Cores to the Network-on-Chip. The developed Router supports Homogeneous 2D Mesh network topology. The Radix of the Router is 4 + 1. The Router implements a Wormhole Switching Policy, supports a variable number of Virtual Channels, and achieves Flow Control by exchanging Credits. The Router operates in a strictly defined Four-Stroke Operating Cycle, implements multiple parallel Data Pipelines, and forwards Flits at speed of One Flit per Operating Cycle per Output. The developed AXI Network Adapter enables the connection of AXI4-Lite IP Cores to the Network-on-Chip made out of developed Routers. Modules made as a part of this thesis were designed with the goal of simplifying testing to a high degree of confidence. Modules are robust, efficiently synthesizable, and loadable onto an FPGA device.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:641625
Studijski programNaziv: Računarstvo
Vrsta studija: sveučilišni
Stupanj studija: diplomski
Akademski / stručni naziv: magistar/magistra inženjer/inženjerka računarstva (mag.ing.comp.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2023-01-13 13:16:53