prikaz prve stranice dokumenta Procesor arhitekture RISC-V prilagođen za implementaciju u programabilnoj logici
Rad nije dostupan
završni rad
Procesor arhitekture RISC-V prilagođen za implementaciju u programabilnoj logici
2019. urn:nbn:hr:168:627464
Kovač, Mihael
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

Kovač, M. (2019). Procesor arhitekture RISC-V prilagođen za implementaciju u programabilnoj logici (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:627464

Kovač, Mihael. "Procesor arhitekture RISC-V prilagođen za implementaciju u programabilnoj logici." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2019. https://urn.nsk.hr/urn:nbn:hr:168:627464

Kovač, Mihael. "Procesor arhitekture RISC-V prilagođen za implementaciju u programabilnoj logici." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2019. https://urn.nsk.hr/urn:nbn:hr:168:627464

Kovač, M. (2019). 'Procesor arhitekture RISC-V prilagođen za implementaciju u programabilnoj logici', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 16.04.2024., https://urn.nsk.hr/urn:nbn:hr:168:627464

Kovač M. Procesor arhitekture RISC-V prilagođen za implementaciju u programabilnoj logici [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2019 [pristupljeno 16.04.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:627464

M. Kovač, "Procesor arhitekture RISC-V prilagođen za implementaciju u programabilnoj logici", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2019. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:627464

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:627464
Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.
Podaci o radu
NaslovProcesor arhitekture RISC-V prilagođen za implementaciju u programabilnoj logici
Naslov (engleski)RISC-V Processor Customized for Programmable Logic Implementation
AutorMihael Kovač
MentorJosip Knezović (mentor)
Član povjerenstvaJosip Knezović (predsjednik povjerenstva)
Član povjerenstvaDaniel Hofman (član povjerenstva)
Član povjerenstvaBranimir Pervan (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2019-07-12, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Sažetak
Zbog svoje modularnosti, RISC-V, bez licenca i bez naknada skup instrukcija, može služiti za dizajniranje i implementaciju bilo kakvih računalnih sustava, od mikročipova do superračunala. To je stabilan skup instrukcija koji je dizajniran za specijalizaciju i ekstenzibilnost. Zbog toga, simulacija RISC-V jezgre, memorije i okruženja izvršenja, može nam služiti za testiranje isplativosti raznih korisničkih modula prije same implementacije. Dok nam simulacija korištenjem programskog jezika kao što je C++, može prikazati način rada jezgre, implementacija u programibilnoj logici na FPGA ploćici može nam približiti samu hardversku implementaciju.
Sažetak (engleski)
Because of it's modularity, the licence-free, royalty-free RISC-V instruction set arhitecture, can be used in the design and implementation of any computer system from microchips to supercomputers. It is a stable ISA which is designed for extensibility and specialization. Therefore, a simulation of a RISC-V core, memory and an execution environment in which the core executes instructions can be used to test the profitability of custom, user-made modules before their actual implementation. While the a C++ simulation of a RISC-V core can give us insight into the workings of an actual core, the implementation in programmable logic for a FPGA board can bring us closer to the actual hardware implementation.
Ključne riječi
Ključne riječi (engleski)
Jezikengleski
URN:NBNurn:nbn:hr:168:627464
Studijski programNaziv: Računarstvo
Vrsta studija: sveučilišni
Stupanj studija: preddiplomski
Akademski / stručni naziv: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka računarstva (univ.bacc.ing.comp.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2020-01-07 19:17:11